# JAPANESE UTILITY MODEL APPLICATION LAID-OPEN NO. 56-32464


(Partial Translation)

#### BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 is a sectional view showing the element structure of the conventional FAMOS device, Fig. 2 is a sectional view showing the element structure according to the embodiment of the semiconductor nonvolatile memory of the present invention, Fig. 3 is a diagram showing a variation in threshold voltages of the element in Fig. 2, and Fig. 4 is a sectional view showing the element structure according to another embodiment of the semiconductor nonvolatile memory of the present invention.

21,22... floating gate (polycrystalline Si and so on), 23,24...  $n^+$  type impurity region, 25... control gate (Al, polycrystalline Si and so on), 26... p-type Si substrate, and 201,202... insulating layer (SiO<sub>2</sub> and so on).

# 公開実用 昭和56 — 32464



考案の名称 半導体不揮発性メモリ 実用新案登録請求の範囲

1. 第1導電型の半導体基体の表面領域に、互い に離れて設けられた第1,第2の第2導電型領域と、該第1,第2の第2導電型領域間の基板 表面上に絶縁膜を介しし設けられたコントロー ルゲートと、該絶縁膜中の前記第2導電型領域 に近接した部位に設けられた衝突電離による電 荷の蓄積手段を有することを特徴とする半導体 不弾発性メモリ。

#### 考案の詳細な説明

第1凶は、2層ゲート構造をもつ従来の
FAMOS (Floating-gate Avalanche-injection
Metal Oxide Semiconductor) デバイスであ
り、1素子で1ピツトのメモリセルを構成するこ
とかできる。

書き込み時は、p型基板1とソース2をアース に落とした状態で、コントロールゲート3とドレ イン4に正の書き込みパルス電圧を加える。電圧

(1)



の印加によりソース・ドレイン間にチャネルが生じ 職旅が流れる。ドレイン近傍の空乏層電界により加速された電子は衝突電離をひき起こしてエネルギーをもつた電子を発生させ、それらはゲート酸化膜5を適つてフローテイングゲート6に保持されることによつて情報の蓄積が行なわれる。また、フローテイングゲート6に保持されることによって情報の増加をもたらすので、これより情報の読み出しが可能となる。

本考案は、第1図の2層ゲート構造のフェーティングゲートを2つの独立なフェーティングゲートに分割した構造を提案するものである。(第2図)



1 素子 2 ピットのメモリセルの実現が可能となる。 以下では、その原理を中心に述べる。

各フローテイングゲートへの書き込み(電子の注入)は次のようにして行なわれる。フローテイングゲート21に対しては、コントロールゲート25とn・領域23に正の書き込みパルス電圧を印加し、n・領域23近傍で衝突電離をひき起こすことにより書き込まれる。フローテイングゲート22に対してはコントロールゲート25とn・領域24に正の書き込みパルス電圧を印加すればよい。なおP型基板26はいずれの場合もアースに落としておく。

こうして2つのフローテイングゲートに書き込まれた情報は次の様にして別個に読み出される。いま、フローテイングゲート21に電子が保持された状態を考える。フローテイングゲート21に電子が保持されることによつてひき起こされるスモリ素子の閾値電圧増加の程度は、 n \* 領域23と24のいずれをドレインとして用い、いずれをソースとして用いるかによつて大きく異なる。ま

た、これはフローテイングゲート21の実効長 27(n~ 領域23の端からフローテイングゲー ト21右端までの長さ)によつても強く影響をう ける。第3図は、フローテイングゲート21の実 効長27(Lita)と閾値電圧増加の関係を示した もので、図中31はn~領域23をドレインとし て用いた場合、32はn゚ 領域24をドレインと して用いた場合をあらわしている。横軸はメモリ 素子の実効チャネル長28(L et )で正規化さ れている。また縦軸はLii が実効チャネル長8 に等しい時の閾値電圧増加量( 4 V 🐽 )で正規 化されている。第3凶より、フローテイングゲー ト 2 1 の実効長 2 7 ( Lina ) がメモリ素子の実 効チャネル長8(Loss)の30%程度の値にな つている時には、次のことがいえる。すなわち、 フローテイングゲート 21 に 電子が保持されてい る状態で、n・領域24をドレインとして用いれ はメモリ素子調値電圧は増加を示すが、 n \* 領域 23をドレインとして用いた場合は殆ど変化しな v.

フローテイングゲート 2 2 に関しても全く同様 なことがいえる。

以上のことから、フローテイングゲート21および22の実効長27および29を適切(メモリ素子実効チャネル長の30%程度)に決定すれば、フローテイングゲート21および22にたくわえられた情報は、それぞれn゚質域24および23をドレインとして用いることにより、各々独立に読み出すことが可能となる。こうして、第2図の構造によつて1素子で2ピットのメモリセルが実現される。

第2図において、メモリ素子実効チャネル長
28=3μm、フローティングゲート(多結晶ーSi)の実効長27をよび29=0.9μm、同厚
さ=300nm、ゲート酸化膜201をよび202
の膜厚=50nm、P型基板(Si)26の不純
物濃度=1×10 cm の実施例において、フローティングゲート21に書き込みを行つた状態でのメモリ素子閾値電圧変化としては、n\*領域
24をドレインとして用いた場合(i.e.信号

値) 6 V、 n \* 領域 2 3 をドレインとして用いた 場合(妨害値) 0.5 V という値が得られている。 消去は、従来の FAMOS と同様に紫外線照射が 必要である。

また、第2図の構造において、書き込み電子を 保持する手段として、フローテイングゲート21 および22のかわりに、窒化シリコン(SiaNa) 膜中の捕獲中心を利用することも可能である。と の構造を第4図に示す。書き込みは、第2図の場 合と同様、コントロールゲート41とp型Si 4 6 内の n \* 領域 4 2 あるいは 4 3 に正の書き込 みパルス電圧を加え、衝突電離による電子をゲー ト酸化膜44を通して窒化シリコン膜中45に注 入することにより行なわれる。電子の注入は、書 き込みパルス電圧を加えた方の n \* 領域近傍で局 所的に行かわれるため、単4図の機治で、筮2図 に示した2分割化フローテイングゲート構造と同 様の動作が可能となる。なお、ゲート酸化膜44 の膜厚は、基板46から窒化シリコン膜中への電 子のトンネル注入が起こらないようにある程度厚

くしておくことが必要である。

消去は、コントロールゲートに負のパルス電圧 を印加することにより、電気的に行なりことがで きる。


以上の各実施例では、nチャンネル素子を例に とり説明したが、基板および不純物領域の導電型 を逆にし、電圧極性も逆にすることによつて、p チャンネル素子も実現できる。

図面の簡単な説明


第1図は従来のFAMOSデバイスの素子構造を示す断面図、第2図は本考案の半導体不揮発性メモリの実施例の素子構造を示す断面図、第3図は第2図の素子における関値電圧変化を示す図、第4図は本考案の半導体不揮発性メモリの他の実施例の素子構造を示す断面図である。

21. 22…フローティングゲート(名転見 q i 等)、23,24… n \* 型不納物領域、25…コントロールゲート(A L、多結晶 S i 等)、26 … p型 S i 基板、201,20?…絶縁膜(S i O 2 等)。

#### 第 1 図




### 第 2 図




3 / 1/2 代理人 并理士 薄 田 利 幸

#### 第 3 図



第 4 図

41 45



# 公開実用 昭和56 — 32464

前記以外の考案者、実用新案登録出願人または代理人

32464